Gli sviluppatori di FEX hanno rivelato le complessità dell'emulazione x86 sull'architettura ARM

Il team del progetto FEX ha pubblicato un dettagliato rapporto tecnico sui problemi di traslazione delle istruzioni x86 per i processori con architettura ARM. L'ostacolo principale è stata la fondamentale differenza nei modelli di memoria: x86 utilizza un modello di ordinamento totale Total Store Ordering (TSO), mentre ARM si basa su un modello con ordinamento debole delle operazioni.

Durante l'emulazione, gli sviluppatori hanno dovuto affrontare la necessità di un'elaborazione precisa delle istruzioni atomiche, che richiedono garanzie di ordine di esecuzione non previste dall'architettura ARM nativa. Particolare attenzione nel rapporto è stata dedicata ai split-locks - situazioni in cui un'operazione atomica coinvolge dati che attraversano i confini delle linee di cache. Ciò porta a ritardi significativi, poiché richiede il blocco del bus di memoria per garantire l'integrità dei dati.

La ricerca affronta anche il lavoro con la memoria non in cache, dove l'assenza di caching rende le operazioni di scrittura estremamente lente. Per superare questi limiti, gli ingegneri devono implementare complesse barriere di memoria software, che riducono le prestazioni generali dell'emulatore. Nel documento sono stati analizzati dettagliatamente i meccanismi con cui FEX tenta di minimizzare gli overhead durante la traslazione del codice in tempo reale.

La comprensione di questi limiti a basso livello è fondamentale per lo sviluppo di software cross-platform. La risoluzione dei problemi di sincronizzazione della memoria influisce direttamente sulla velocità di esecuzione delle applicazioni avviate tramite emulatori su processori ARM moderni, inclusi server e chip mobili.