FEX開發人員揭露了在ARM架構上模擬x86的複雜性

專案團隊 FEX 發布了一份關於x86指令在ARM架構處理器上進行轉譯的技術報告，主要障礙是x86使用嚴格的 Total Store Ordering (TSO) 記憶體模型，而ARM則依賴於弱排序操作模型。

在模擬過程中，開發人員遇到了需要準確處理 原子指令 的問題，這些指令需要執行順序的保證，但這並不是ARM架構的原生支持。報告特別關注 split-locks 的情況，即當原子操作涉及跨越快取行邊界的數據時，導致了顯著的延遲，因為需要鎖定記憶體總線以確保數據完整性。

研究還涉及 uncached memory 的工作，其中缺乏快取使得寫入操作變得非常慢。為了克服這些限制，工程師們必須實施複雜的軟件記憶體屏障，這降低了模擬器的整體性能。文件詳細介紹了 FEX 嘗試在實時轉譯代碼時最小化開銷的機制。

了解這些低級限制對於跨平台軟件的開發至關重要。解決記憶體同步問題直接影響了通過模擬器在現代ARM處理器上運行的應用程序的速度，包括伺服器解決方案和移動芯片。